国外电子与通信教材系列：数字逻辑与VHDL设计（第3版）（英文版）
目 录内容简介
第1章 设计概念
1.1 数字硬件
1.1.1 标准芯片
1.1.2 可编程逻辑器件
1.1.3 定制芯片
1.2 设计过程
1.3 数字硬件设计
1.3.1 基本设计环
1.3.2 计算机结构
1.3.3 数字硬件单元设计
查看完整
1.1 数字硬件
1.1.1 标准芯片
1.1.2 可编程逻辑器件
1.1.3 定制芯片
1.2 设计过程
1.3 数字硬件设计
1.3.1 基本设计环
1.3.2 计算机结构
1.3.3 数字硬件单元设计
查看完整
目 录内容简介
适用于数字逻辑设计的简介课程，主要目标如下：（1）教授学生关于手工进行数字设计的基本概念；（2）给出使用CAD工具手工设计数字电路的详细方法。内容涉及设计数字系统的过程、逻辑电路的基本概念、数字电路、组合电路的综合、执行算术运算的电路、用做构件块的组合电路、存储器、同步顺序电路、异步顺序电路、真实系统设计中出现的实际问题、电路测试以及CAD流程等。
《数字逻辑与VHDL设计（第3版）（英文版）》可作为计算机和电子工程等专业本科生及研究生的教材，也可作为集成电路设计人员参考书。
《数字逻辑与VHDL设计（第3版）（英文版）》可作为计算机和电子工程等专业本科生及研究生的教材，也可作为集成电路设计人员参考书。
目 录内容简介
第1章 设计概念
1.1 数字硬件
1.1.1 标准芯片
1.1.2 可编程逻辑器件
1.1.3 定制芯片
1.2 设计过程
1.3 数字硬件设计
1.3.1 基本设计环
1.3.2 计算机结构
1.3.3 数字硬件单元设计
1.4 本书中的逻辑电路设计
1.5 理论与实践
1.6 二进制数
1.6.1 十进制数和二进制数间的转换
参考文献
第2章 逻辑电路基础
2.1 变量与函数
2.2 求逆
2.3 直值表
2.4 逻辑门与网络
2.4.1 逻辑网络分析
2.5 布尔代数
2.5.1 维恩图
2.5.2 符号与术语
2.5.3 运算顺序
2.6 使用AND、OR和NOT逻辑门的综合
2.6.1 积和与和积
2.7 NAND和NOR逻辑网络
2.8 设计示例
2.8.1 三路灯控制
2.8.2 乘法器电路
2.9 CAD工具基础
2.9.1 设计输入
2.9.2 综合
2.9.3 功能仿真
2.9.4 物理设计
2.9.5 时序仿真
2.9.6 芯片配置
2.10 VHDL基础
2.10.1 VHDL中数字信号的表示
2.10.2 编写简单的VHDL代码
2.10.3 如何才能不编写VHDL代码
2.11 结论
2.12 例题
习题
参考文献
第3章 实现技术
3.1 晶体管开关
3.2 NMOS逻辑门
3.3 CMOS逻辑门
3.3.1 逻辑门电路的速度
3.4 负逻辑系统
3.5 标准芯片
3.5.1 400系列标准芯片
3.6 可编程逻辑器件
3.6.1 可编程逻辑阵列(PLA)
3.6.2 可编程阵列逻辑(PAL)
3.6.3 PLA和PAL的编程
3.6.4 复杂可编程逻辑器件(CPLD)
3.6.5 现场可编程门阵列
3.6.6 使用CAD工具实现CPLD和FPGA中的电路
3.6.7 CPLD和FPGA的应用
3.7 自定义芯片、标准单元和门
3.8 实际考虑
3.8.1 MOSFET制造与行为
3.8.2 MOSFET导通阻抗
3.8.3 逻辑门中的电压电平
3.8.4 噪声容限
3.8.5 逻辑门的动态操作
3.8.6 逻辑门的功率耗散
3.8.7 通过晶体管开关传递1和0
3.8.8 逻辑门的扇入和扇出
3.9 传输门
3.9.1 异或门
3.9.2 乘法器电路
3.10 SPLD、CPLD和FPGA的实现细节
3.10.1 FPGA中的实现
3.11 结论
3.12 例题
习题
参考文献
第4章 逻辑函数的优化实现
4.1 卡诺图
4.2 化简策略
4.2.1 术语
4.2.2 化简过程
4.3 和积形式的化简
4.4 不完全定义函数
4.5 多输出电路
4.6 多级综合
4.6.1 因式分解
4.6.2 功能分解
4.6.3 多级NAND和NOR电路
4.7 多级电路分析
4.8 立方表示
4.8.1 立方和超立方
4.9 化简的表格方法
4.9.1 素数生成
4.9.2 化简推导33
4.9.3 表格方法小结
4.10 化简的立方技术
4.10.1 基本的素数项确定
4.10.2 查找最小公倍数的完整过程
4.11 实际考虑
4.12 VHDL代码电路综合示例
4.13 结论
4.14 例题
习题
参考文献
第5章 数字表示和算术电路
5.1 数字系统中的数字表示
5.1.1 无符号整数
5.1.2 八进制和十六进制表示
5.2 无符号数的加法
5.2.1 分解的全加器
5.2.2 行波进位加法器
5.2.3 设计示例
5.3 有符号数
5.3.1 负数
5.3.2 加法和减法
5.3.3 加法器和减法器单元
5.3.4 R补方案
5.3.5 算术溢出
5.3.6 性能问题
5.4 快速加法器
5.4.1 前进位加法器
5.5 使用CAD工具设计算术电路
5.5.1 使用方案捕获设计算术电路
5.5.2 使用VHDL设计算术电路
5.5.3 VHDL代码中的数字表示
5.5.4 算术赋值语句
5.6 乘法
5.6.1 无符号数的进位乘法器
5.6.2 有符号数的乘法
5.7 其他数字表示
5.7.1 定点数
5.7.2 浮点数
5.7.3 二进制编码十进制表示
5.8 ASCII字符码
5.9 例题
习题
参考文献
第6章 组合电路构件块
6.1 乘法器
6.1.1 使用乘法器的逻辑函数的综合
6.1.2 使用香农扩展的乘法器综合
6.2 解码器
6.2.1 多路输出器
6.3 编码器
6.3.1 二进制编码器
6.3.2 优先编码器
6.4 编码转换器
6.5 算术比较电路
6.6 组合电路中的VHDL
6.6.1 赋值语句
6.6.2 选取信号的赋值
6.6.3 条件信号赋值
6.6.4 生成语句
6.6.5 并发与顺序赋值语句
6.6.6 过程语句
6.6.7 条件语句
6.6.8 VHDL运算符
6.7 结论
6.8 例题
习题
参考文献
第7章 触发器、寄存器、计数器和一个简单的处理器
7.1 基本锁存器
7.2 门控SR锁存器
7.2.1 门控SR锁存器与NAND逻辑门
7.3 门控D锁存器
7.3.1 传播延迟的效果
7.4 主从和边缘触发D锁存器
7.4.1 主从D锁存器
7.4.2 边缘触发D锁存器
7.4.3 D锁存器的清零与预置
7.4.4 锁存器时序参数
7.5 T锁存器
7.5.1 配置锁存器
7.6 JK锁存器
7.7 术语小结
7.8 寄存器
7.8.1 移位寄存器
7.8.2 并行访问移位寄存器
7.9 计数器
7.9.1 异步计数器
7.9.2 同步计数器
7.9.3 计数器与并联负载
7.10 重设同步
7.11 其他类型的计数器
7.11.1 BCD计数器
7.11.2 环形计数器
7.11.3 约翰逊计数器
7.11.4 计数器设计小结
7.12 使用存储元素与CAD工具
7.12.1 在方案中包含存储元素
7.12.2 为存储元素使用VHDL构件
7.13 使用寄存器与计数器及CAD工具
7.13.1 在方案中包含寄存器和计数器
7.13.2 VHDL代码中的寄存器和计数器
7.13.3 为寄存器和计数器使用VHDL顺序语句
7.14 设计示例
7.14.1 总线结构
7.14.2 简单处理器
7.14.3 反应定时器
7.14.4 寄存器传输级别(RTL)码
7.15 触发器电路的时序分析
7.16 结论
7.17 例题
习题
参考文献
第8章 同步顺序电路
8.1 基本设计步骤
8.1.1 状态图
8.1.2 状态表
8.1.3 状态赋值
8.1.4 触发器的选择/下一状态的推导与输出表示
8.1.5 时序图
8.1.6 设计步骤小结
8.2 状态赋值问题
8.2.1 单跳编码
8.3 米利状态模型
8.4 使用CAD工具设计有限状态机
8.4.1 摩尔型FSM的VHDL代码
8.4.2 VHDL代码的综合
8.4.3 电路仿真与测试
8.4.4 VHDL代码的一种替代样式
8.4.5 使用CAD工具时的设计步骤小结
8.4.6 在VHDL中指定状态赋值
8.4.7 使用VHDL定义米利FSM
8.5 串加器示例
8.5.1 用于串加器的米利型FSM
8.5.2 用于串加器的摩尔型FSM
8.5.3 用于串加器的VHDL代码
8.6 状态化简
8.6.1 分部化简过程
8.6.2 不完全定义的FSM
8.7 使用顺序电路方法设计计数器
8.7.1 模8计数器的状态图和状态表
8.7.2 状态赋值
8.7.3 使用D型触发器的实现
8.7.4 使用JK型触发器的实现
8.7.5 一个不同的计数器示例
8.8 FSM作为一个判决器电路
8.8.1 判决器电路的实现
8.8.2 为FSM最小化输出延时
8.8.3 小结
8.9 同步顺序电路分析
8.10 算术状态机(ASM)图
8.11 顺序电路的形式化模型
8.12 结论
8.13 例题
习题
参考文献
第9章 异步顺序电路
9.1 异步方式
9.2 异步电路分析
9.3 异步电路的综合
9.4 状态化简
9.5 状态赋值
9.5.1 瞬态图
9.5.2 推理未指定的下一状态输入
9.5.3 使用其他状态变量的状态赋值
9.5.4 单跳状态赋值
9.6 危害
9.6.1 静态危害
9.6.2 动态危害
9.6.3 危害的意义
9.7 一个完整的设计示例
9.7.1 自动售货机控制器
9.8 结论
9.9 例题
习题
参考文献
第10章 数字系统设计
10.1 构件块电路
10.1.1 带使能输入的触发器和寄存器
10.1.2 带使能输入的移位寄存器
10.1.3 静态随机访问存储器(SRAM)
10.1.4 PLD中的SRAM块
10.2 设计示例
10.2.1 位计数电路
10.2.2 ASM图隐时序信息
10.2.3 移加乘法器
10.2.4 除法器
10.2.5 算术平均
10.2.6 排序运算
10.3 时钟同步
10.3.1 相偏
10.3.2 触发器时序参数
10.3.3 触发器的异步输入
10.3.4 开关去抖
10.4 结论
习题
参考文献
第11章 逻辑电路测试
11.1 错误模型
11.1.1 Stuck-at模型
11.1.2 一个和多个错误
11.1.3 CMOS电路
11.2 一个测试集的复杂度
11.3 路径敏感
11.3.1 指定错误的检测
11.4 树形结构电路
11.5 随机测试
11.6 顺序电路测试
11.6.1 可测试性设计
11.7 内置自测
11.7.1 内置逻辑块观测器
11.7.2 签名分析
11.7.3 边界扫描
11.8 印制电路板
11.8.1 PCB测试
11.8.2 仪器
11.9 结论
习题
参考文献
第12章 计算机辅助设计工具
12.1 综合
12.1.1 网表生成
12.1.2 逻辑门优化
12.1.3 技术线路图
12.2 物理设计
12.2.1 布局
12.2.2 布线
12.2.3 静态时序分析
12.3 结论
参考文献
部分参考答案
^ 收 起
1.1 数字硬件
1.1.1 标准芯片
1.1.2 可编程逻辑器件
1.1.3 定制芯片
1.2 设计过程
1.3 数字硬件设计
1.3.1 基本设计环
1.3.2 计算机结构
1.3.3 数字硬件单元设计
1.4 本书中的逻辑电路设计
1.5 理论与实践
1.6 二进制数
1.6.1 十进制数和二进制数间的转换
参考文献
第2章 逻辑电路基础
2.1 变量与函数
2.2 求逆
2.3 直值表
2.4 逻辑门与网络
2.4.1 逻辑网络分析
2.5 布尔代数
2.5.1 维恩图
2.5.2 符号与术语
2.5.3 运算顺序
2.6 使用AND、OR和NOT逻辑门的综合
2.6.1 积和与和积
2.7 NAND和NOR逻辑网络
2.8 设计示例
2.8.1 三路灯控制
2.8.2 乘法器电路
2.9 CAD工具基础
2.9.1 设计输入
2.9.2 综合
2.9.3 功能仿真
2.9.4 物理设计
2.9.5 时序仿真
2.9.6 芯片配置
2.10 VHDL基础
2.10.1 VHDL中数字信号的表示
2.10.2 编写简单的VHDL代码
2.10.3 如何才能不编写VHDL代码
2.11 结论
2.12 例题
习题
参考文献
第3章 实现技术
3.1 晶体管开关
3.2 NMOS逻辑门
3.3 CMOS逻辑门
3.3.1 逻辑门电路的速度
3.4 负逻辑系统
3.5 标准芯片
3.5.1 400系列标准芯片
3.6 可编程逻辑器件
3.6.1 可编程逻辑阵列(PLA)
3.6.2 可编程阵列逻辑(PAL)
3.6.3 PLA和PAL的编程
3.6.4 复杂可编程逻辑器件(CPLD)
3.6.5 现场可编程门阵列
3.6.6 使用CAD工具实现CPLD和FPGA中的电路
3.6.7 CPLD和FPGA的应用
3.7 自定义芯片、标准单元和门
3.8 实际考虑
3.8.1 MOSFET制造与行为
3.8.2 MOSFET导通阻抗
3.8.3 逻辑门中的电压电平
3.8.4 噪声容限
3.8.5 逻辑门的动态操作
3.8.6 逻辑门的功率耗散
3.8.7 通过晶体管开关传递1和0
3.8.8 逻辑门的扇入和扇出
3.9 传输门
3.9.1 异或门
3.9.2 乘法器电路
3.10 SPLD、CPLD和FPGA的实现细节
3.10.1 FPGA中的实现
3.11 结论
3.12 例题
习题
参考文献
第4章 逻辑函数的优化实现
4.1 卡诺图
4.2 化简策略
4.2.1 术语
4.2.2 化简过程
4.3 和积形式的化简
4.4 不完全定义函数
4.5 多输出电路
4.6 多级综合
4.6.1 因式分解
4.6.2 功能分解
4.6.3 多级NAND和NOR电路
4.7 多级电路分析
4.8 立方表示
4.8.1 立方和超立方
4.9 化简的表格方法
4.9.1 素数生成
4.9.2 化简推导33
4.9.3 表格方法小结
4.10 化简的立方技术
4.10.1 基本的素数项确定
4.10.2 查找最小公倍数的完整过程
4.11 实际考虑
4.12 VHDL代码电路综合示例
4.13 结论
4.14 例题
习题
参考文献
第5章 数字表示和算术电路
5.1 数字系统中的数字表示
5.1.1 无符号整数
5.1.2 八进制和十六进制表示
5.2 无符号数的加法
5.2.1 分解的全加器
5.2.2 行波进位加法器
5.2.3 设计示例
5.3 有符号数
5.3.1 负数
5.3.2 加法和减法
5.3.3 加法器和减法器单元
5.3.4 R补方案
5.3.5 算术溢出
5.3.6 性能问题
5.4 快速加法器
5.4.1 前进位加法器
5.5 使用CAD工具设计算术电路
5.5.1 使用方案捕获设计算术电路
5.5.2 使用VHDL设计算术电路
5.5.3 VHDL代码中的数字表示
5.5.4 算术赋值语句
5.6 乘法
5.6.1 无符号数的进位乘法器
5.6.2 有符号数的乘法
5.7 其他数字表示
5.7.1 定点数
5.7.2 浮点数
5.7.3 二进制编码十进制表示
5.8 ASCII字符码
5.9 例题
习题
参考文献
第6章 组合电路构件块
6.1 乘法器
6.1.1 使用乘法器的逻辑函数的综合
6.1.2 使用香农扩展的乘法器综合
6.2 解码器
6.2.1 多路输出器
6.3 编码器
6.3.1 二进制编码器
6.3.2 优先编码器
6.4 编码转换器
6.5 算术比较电路
6.6 组合电路中的VHDL
6.6.1 赋值语句
6.6.2 选取信号的赋值
6.6.3 条件信号赋值
6.6.4 生成语句
6.6.5 并发与顺序赋值语句
6.6.6 过程语句
6.6.7 条件语句
6.6.8 VHDL运算符
6.7 结论
6.8 例题
习题
参考文献
第7章 触发器、寄存器、计数器和一个简单的处理器
7.1 基本锁存器
7.2 门控SR锁存器
7.2.1 门控SR锁存器与NAND逻辑门
7.3 门控D锁存器
7.3.1 传播延迟的效果
7.4 主从和边缘触发D锁存器
7.4.1 主从D锁存器
7.4.2 边缘触发D锁存器
7.4.3 D锁存器的清零与预置
7.4.4 锁存器时序参数
7.5 T锁存器
7.5.1 配置锁存器
7.6 JK锁存器
7.7 术语小结
7.8 寄存器
7.8.1 移位寄存器
7.8.2 并行访问移位寄存器
7.9 计数器
7.9.1 异步计数器
7.9.2 同步计数器
7.9.3 计数器与并联负载
7.10 重设同步
7.11 其他类型的计数器
7.11.1 BCD计数器
7.11.2 环形计数器
7.11.3 约翰逊计数器
7.11.4 计数器设计小结
7.12 使用存储元素与CAD工具
7.12.1 在方案中包含存储元素
7.12.2 为存储元素使用VHDL构件
7.13 使用寄存器与计数器及CAD工具
7.13.1 在方案中包含寄存器和计数器
7.13.2 VHDL代码中的寄存器和计数器
7.13.3 为寄存器和计数器使用VHDL顺序语句
7.14 设计示例
7.14.1 总线结构
7.14.2 简单处理器
7.14.3 反应定时器
7.14.4 寄存器传输级别(RTL)码
7.15 触发器电路的时序分析
7.16 结论
7.17 例题
习题
参考文献
第8章 同步顺序电路
8.1 基本设计步骤
8.1.1 状态图
8.1.2 状态表
8.1.3 状态赋值
8.1.4 触发器的选择/下一状态的推导与输出表示
8.1.5 时序图
8.1.6 设计步骤小结
8.2 状态赋值问题
8.2.1 单跳编码
8.3 米利状态模型
8.4 使用CAD工具设计有限状态机
8.4.1 摩尔型FSM的VHDL代码
8.4.2 VHDL代码的综合
8.4.3 电路仿真与测试
8.4.4 VHDL代码的一种替代样式
8.4.5 使用CAD工具时的设计步骤小结
8.4.6 在VHDL中指定状态赋值
8.4.7 使用VHDL定义米利FSM
8.5 串加器示例
8.5.1 用于串加器的米利型FSM
8.5.2 用于串加器的摩尔型FSM
8.5.3 用于串加器的VHDL代码
8.6 状态化简
8.6.1 分部化简过程
8.6.2 不完全定义的FSM
8.7 使用顺序电路方法设计计数器
8.7.1 模8计数器的状态图和状态表
8.7.2 状态赋值
8.7.3 使用D型触发器的实现
8.7.4 使用JK型触发器的实现
8.7.5 一个不同的计数器示例
8.8 FSM作为一个判决器电路
8.8.1 判决器电路的实现
8.8.2 为FSM最小化输出延时
8.8.3 小结
8.9 同步顺序电路分析
8.10 算术状态机(ASM)图
8.11 顺序电路的形式化模型
8.12 结论
8.13 例题
习题
参考文献
第9章 异步顺序电路
9.1 异步方式
9.2 异步电路分析
9.3 异步电路的综合
9.4 状态化简
9.5 状态赋值
9.5.1 瞬态图
9.5.2 推理未指定的下一状态输入
9.5.3 使用其他状态变量的状态赋值
9.5.4 单跳状态赋值
9.6 危害
9.6.1 静态危害
9.6.2 动态危害
9.6.3 危害的意义
9.7 一个完整的设计示例
9.7.1 自动售货机控制器
9.8 结论
9.9 例题
习题
参考文献
第10章 数字系统设计
10.1 构件块电路
10.1.1 带使能输入的触发器和寄存器
10.1.2 带使能输入的移位寄存器
10.1.3 静态随机访问存储器(SRAM)
10.1.4 PLD中的SRAM块
10.2 设计示例
10.2.1 位计数电路
10.2.2 ASM图隐时序信息
10.2.3 移加乘法器
10.2.4 除法器
10.2.5 算术平均
10.2.6 排序运算
10.3 时钟同步
10.3.1 相偏
10.3.2 触发器时序参数
10.3.3 触发器的异步输入
10.3.4 开关去抖
10.4 结论
习题
参考文献
第11章 逻辑电路测试
11.1 错误模型
11.1.1 Stuck-at模型
11.1.2 一个和多个错误
11.1.3 CMOS电路
11.2 一个测试集的复杂度
11.3 路径敏感
11.3.1 指定错误的检测
11.4 树形结构电路
11.5 随机测试
11.6 顺序电路测试
11.6.1 可测试性设计
11.7 内置自测
11.7.1 内置逻辑块观测器
11.7.2 签名分析
11.7.3 边界扫描
11.8 印制电路板
11.8.1 PCB测试
11.8.2 仪器
11.9 结论
习题
参考文献
第12章 计算机辅助设计工具
12.1 综合
12.1.1 网表生成
12.1.2 逻辑门优化
12.1.3 技术线路图
12.2 物理设计
12.2.1 布局
12.2.2 布线
12.2.3 静态时序分析
12.3 结论
参考文献
部分参考答案
^ 收 起
目 录内容简介
适用于数字逻辑设计的简介课程，主要目标如下：（1）教授学生关于手工进行数字设计的基本概念；（2）给出使用CAD工具手工设计数字电路的详细方法。内容涉及设计数字系统的过程、逻辑电路的基本概念、数字电路、组合电路的综合、执行算术运算的电路、用做构件块的组合电路、存储器、同步顺序电路、异步顺序电路、真实系统设计中出现的实际问题、电路测试以及CAD流程等。
《数字逻辑与VHDL设计（第3版）（英文版）》可作为计算机和电子工程等专业本科生及研究生的教材，也可作为集成电路设计人员参考书。
《数字逻辑与VHDL设计（第3版）（英文版）》可作为计算机和电子工程等专业本科生及研究生的教材，也可作为集成电路设计人员参考书。
比价列表
缺书网
扫码进群