面向数字系统综合的Verilog编码风格

　　第1章  概论
　　参考文献
　　第2章  基本语法结构
　　2.1  预备知识
　　2.1.1  标识符
　　2.1.2  运算符
　　2.1.3  值
　　2.1.4  表达式
　　2.2  数据类型
　　2.2.1  连线型
　查看完整　　

　　Verilog HDL是当今国际上一种主流的标准化硬件描述语言，目前已出版有多本详细介绍该语言语法和结构的教材。本书的不同之处在于其重点介绍的并不是语法本身，而是以电路综合为目标，通过大量实例来说明具有不同特点的可综合的编码风格。全书共分17章，覆盖了Verilog基本语法、仿真测试、面向FPGA和标准单元的逻辑综合、可综合的代码风格和VLSI设计方法学等关键内容，最后还简要描述了混合技术的设计。
　　本书是一本实用性很强的针对Verilog HDL综合的教材，适用于计算机和电子类相关专业的高年级本科生和研究生，同时也可作为从事数字电路设计人员的参考书。

　　第1章  概论
　　参考文献
　　第2章  基本语法结构
　　2.1  预备知识
　　2.1.1  标识符
　　2.1.2  运算符
　　2.1.3  值
　　2.1.4  表达式
　　2.2  数据类型
　　2.2.1  连线型
　　2.2.2  寄存器型
　　2.2.3  整型
　　2.2.4  实型
　　2.2.5 时间
　　2.2.6  事件
　　2.2.7  位矢量
　　2.2.8  拼接和复制
　　2.2.9  数组
　　2.2.10  参数
　　2.2.11  编译预处理指令
　　2.3  模块
　　2.3.1  端口连接规则
　　2.3.2  端口列表
　　2.3.3  层级名
　　2.4  结论
　　练习
　　参考文献
　　第3章  结构和行为描述
　　3.1  概述
　　3.2  基本门
　　3.2.1  采用基本门组成的结构化模块
　　3.2.2  用户自定义元件
　　3.3  建模层次
　　3.4  编码风格
　　3.5  可综合的运算符
　　3.6  连续赋值语句
　　练习
　　参考文献
　　第4章  仿真
　　4.1  仿真器的种类
　　4.2  VCS仿真器的使用
　　4.3  测试平台(testbenches)
　　4.4  调试
　　练习
　　第5章  过程描述
　　5.1  always块
　　5.1.1  块语句
　　5.1.2  多周期执行的always块
　　5.2  函数和任务
　　5.3  阻塞型和非阻塞型赋值
　　5.4  控制结构
　　5.4.1  IF语句
　　5.4.2  循环语句
　　5.4.3  举例
　　5.5  条件结构的综合
　　5.6  举例——组合逻辑模块
　　5.7  触发器与锁存器
　　5.8  存储器
　　5.9  总结
　　练习
　　参考文献
　　第6章  单个模块的设计方法
　　6.1  概述
　　6.2  基本设计方法
　　6.3  设计规格
　　6.4  构建设计
　　6.5  设计实例1——一个简单的减法计数器
　　6.5.1  设计规格
　　6.5.2  确定控制策略
　　6.5.3  确定RTL级结构
　　6.5.4  用Verilog描述设计
　　6.5.5  验证设计的正确性
　　6.6  设计实例2——无符号并一串乘法器
　　6.6.1  确定控制策略
　　6.6.2  确定RTL结构
　　6.6.3  用verilog描述设计
　　6.7  定义触发器的另一种方法
　　6.8  普遍存在的问题以及解决方法
　　6.8.1  额外锁存器
　　6.8.2  不完整的同步定义(敏感列表)
　　6.8.3  线或逻辑的无意识产生
　　6.8.4  循环结构的不正确使用
　　6.9  调试方法
　　6.10  总结
　　练习
　　第7章  单个模块的验证
　　7.1  概述
　　7.2  测试向量源
　　7.3  测试平台的编写方法
　　7.3.1  绝对时间和相对时间
　　7.3.2  读取测试向量文件
　　7.4  综合后验证
　　7.5  形式验证
　　7.5.1  等价性检测
　　7.5.2  模型检测
　　7.6  系统级验证
　　7.7  总结
　　练习
　　第8章  有限状态机风格
　　8.1  概述
　　8.2  状态机的综合
　　8.2.1  经典模型
　　8.2.2  直接描述风格
　　8.2.3  间接描述风格
　　8.3  举例
　　练习
　　参考文献
　　第9章  控制点编码风格
　　9.1  概述
　　9.2  参数化模块的例化
　　9.3  控制点描述风格
　　9.4  使用厂家的单元
　　9.5  结论
　　练习
　　参考文献
　　第10章  复杂度管理——大型设计
　　10.1  上层设计的步骤
　　10.2  设计划分
　　10.3  控制器设计风格
　　10.4  直接编码风格举例——运动估计器
　　10.5  间接描述方式举例——高速缓冲存储器Cache
　　10.6  另一个间接方式描述举例——MIPS200
　　10.6.1  MIPS200测试
　　10.6.2  对MIPS200 testbench的说明
　　10.6.3  MIPS的R]rL和控制点描述
　　10.7  总结
　　练习
　　参考文献
　　第11章  时序、面积及功耗的优化
　　11.1  概述
　　11.2  设计中的时序问题
　　11.2.1  延时计算
　　11.2.2  边沿触发器的时序设计
　　11.2.3  锁存器的时序设计
　　11.2.4  时序意识的设计
　　11.3  低功耗设计
　　11.3.1 CMOS电路中的功耗
　　11.3.2  针对低功耗的设计技术
　　11.3.3  低功耗设计中的CAD工具
　　11.4  设计中的面积问题
　　11.5  总结
　　练习
　　参考文献
　　第12章  设计编译
　　12.1  概述
　　12.2  运行实例——闹钟
　　12.3  建立
　　12.4  调用综合
　　练习
　　参考文献
　　第13章  面向标准单元的综合
　　13.1  概述
　　13.2  综合流程
　　13.3  总结
　　练习
　　参考文献
　　第14章  面向FPGA的综合
　　14.1  以现场可编程门阵列(FPGA)作为目标工艺
　　14.2  Altera工具的使用
　　14.3  Xilinx工具的使用
　　14.4  存储器阵列的实现
　　14.4.1  用查找表作为存储器(例如Xilinx)
　　14.4.2  用内嵌阵列块作为存储器(例如Altera)
　　14.5  用内嵌阵列作为ROM
　　14.6  FPGA报告
　　14.7  门级仿真
　　14.7.1  一些常见的疑惑
　　14.7.2  下载应用设计
　　14.8  总结
　　练习
　　参考文献
　　第15章  门级仿真与测试
　　15.1  ad.hoc测试技术
　　15.2  综合中的扫描插入
　　15.3  内建自测试
　　练习
　　参考文献
　　第16章  其他编码风格
　　16.1  概述
　　16.2  行为编译器风格
　　16.2.1  布斯乘法器
　　16.2.2  行为编译器——总结
　　16.3  自定时风格
　　16.4  封装风格
　　16.5  未来HDL的发展
　　练习
　　参考文献
　　第17章  混合设计技术
　　17.1  概述
　　17.2  数字／模拟
　　17.3  硬件／软件
　　17.3.1  大规模硬件设计的仿真
　　17.3.2  软／硬件协同设计
　　17.3.3  嵌入核的设计
　　17.3.4  SOC(System-On-a-Chip)的设计语言
　　17.4举例
　　参考文献
　　附录  Venlog设计实例
^ 收 起　　

　　Verilog HDL是当今国际上一种主流的标准化硬件描述语言，目前已出版有多本详细介绍该语言语法和结构的教材。本书的不同之处在于其重点介绍的并不是语法本身，而是以电路综合为目标，通过大量实例来说明具有不同特点的可综合的编码风格。全书共分17章，覆盖了Verilog基本语法、仿真测试、面向FPGA和标准单元的逻辑综合、可综合的代码风格和VLSI设计方法学等关键内容，最后还简要描述了混合技术的设计。
　　本书是一本实用性很强的针对Verilog HDL综合的教材，适用于计算机和电子类相关专业的高年级本科生和研究生，同时也可作为从事数字电路设计人员的参考书。