SOPC技术基础教程（第2版）

　　第1章绪论1
　　1.1基本概念1
　　1.1.1SOC1
　　1.1.2SOPC2
　　1.1.3IP核2
　　1.2NiosⅡ软核处理器简介4
　　1.2.1可定制特性4
　　1.2.2系统性能可配置性5
　　1.2.3延长产品生存周期7
　　1.3SOPC设计流程8
　　1.4支持NiosⅡCPU的FPGA型号9
　　1.4.1Cyclone和CycloneⅡ系列9
　　1.4.2Stratix和StratixⅡ系列11
　　1.5最新的FPGA系列器件13
　　第2章SOPC的硬件开发环境及硬件开发流程16
　　2.1创建QuartusⅡ工程16
　　2.2创建NiosⅡ系统模块21
　　2.2.1创建顶层实体21
　　2.2.2创建NiosⅡ系统模块22
　　2.2.3分配IP模块的地址和中断号33
　　2.2.4配置NiosⅡ系统34
　　2.2.5生成NiosⅡ并加入到工程中35
　　2.2.6加入引脚和嵌入式锁相环36
　　2.3设计优化43
　　2.3.1面积与速度的优化44
　　2.3.2时序约束与设置45
　　2.3.3Fitter设置45
　　2.4编译47
　　2.4.1编译设置47
　　2.4.2引脚分配49
　　2.4.3编译用户设计51
　　2.5编程下载52
　　2.5.1下载53
　　2.5.2验证54
　　第3章NiosⅡ体系结构56
　　3.1NiosⅡ处理器结构56
　　3.2NiosⅡ寄存器文件59
　　3.2.1通用寄存器59
　　3.2.2控制寄存器60
　　3.3存储器和I/O组织60
　　3.3.1指令和数据总线61
　　3.3.2高速缓存63
　　3.3.3紧耦合存储器64
　　3.3.4地址映射64
　　3.4寻址方式65
　　第4章Avalon总线规范66
　　4.1Avalon总线简介66
　　4.2Avalon总线基本概念67
　　4.2.1Avalon外设和交换架构68
　　4.2.2Avalon信号69
　　4.2.3主端口和从端口69
　　4.2.4传输70
　　4.2.5主从端口对70
　　4.2.6周期70
　　4.3Avalon信号70
　　4.3.1信号类型的完整列表71
　　4.3.2信号极性74
　　4.3.3信号命名规则74
　　4.3.4Avalon信号时序说明74
　　4.3.5传输属性75
　　4.4从端口传输75
　　4.4.1从端口信号详述76
　　4.4.2从端口读传输78
　　4.4.3从端口写传输82
　　4.5主端口传输85
　　4.5.1主端口信号86
　　4.5.2主端口基本读传输87
　　4.5.3主端口基本写传输88
　　4.5.4等待周期、建立时间和保持时间属性89
　　4.5.5流水线、三态和突发属性90
　　4.6流水线传输属性90
　　4.6.1具有固定延迟的从端口流水线读传输90
　　4.6.2具有可变延迟的从端口流水线读传输92
　　4.6.3主端口流水线传输94
　　4.7流控制95
　　4.7.1具有流控制的从端口传输96
　　4.7.2具有流控制的主端口传输99
　　4.8三态传输100
　　4.8.1三态从端口传输101
　　4.8.2三态主端口传输107
　　4.9突发传输108
　　4.9.1限制109
　　4.9.2主端口突发传输109
　　4.9.3从端口突发传输112
　　4.10和传输无关的信号115
　　4.10.1中断请求信号115
　　4.10.2复位控制信号116
　　4.11地址对齐116
　　4.11.1本地地址对齐117
　　4.11.2动态地址对齐117
　　第5章基于FPGA的DSP开发技术119
　　5.1基于MATLAB/DSPBuilder的DSP模块设计流程119
　　5.2正弦波发生器模块的设计121
　　5.2.1建立设计模型121
　　5.2.2Simulink模型仿真129
　　5.2.3使用SignalCompiler将算法转化成硬件实现133
　　5.2.4使用QuartusⅡ进行时序仿真135
　　5.2.5硬件实现与测试137
　　5.2.6使用嵌入式逻辑分析仪SignalTapⅡ进行测试140
　　5.3DSPBuilder的层次设计147
　　5.4FIR滤波器设计150
　　5.4.1FIR滤波器原理150
　　5.4.216阶FIR滤波器的设计151
　　5.4.3使用MATLAB的滤波器设计工具进行滤波器系数的计算156
　　第6章软件设计流程和方法164
　　6.1NiosⅡIDE简介164
　　6.1.1工程管理器165
　　6.1.2编辑器和编译器167
　　6.1.3调试器168
　　6.1.4闪存编程器169
　　6.2软件开发流程170
　　6.2.1NiosⅡ程序的构成170
　　6.2.2NiosⅡIDE软件开发步骤171
　　6.3调试/运行程序180
　　6.3.1调试/运行环境设置180
　　6.3.2调试/运行程序184
　　6.3.3下载程序到Flash184
　　6.4硬件抽象层库187
　　6.4.1HAL简介187
　　6.4.2HAL体系结构188
　　6.5使用HAL开发应用程序191
　　6.5.1NiosⅡIDE工程结构191
　　6.5.2系统描述文件——system.h文件192
　　6.5.3数据宽度和HAL类型定义193
　　6.5.4UNIX风格的接口193
　　6.5.5文件系统194
　　6.5.6使用字符型设备196
　　6.5.7使用文件子系统197
　　6.5.8使用定时器设备197
　　6.5.9使用Flash设备200
　　6.5.10使用DMA设备205
　　6.5.11启动顺序和入口点210
　　6.6异常处理212
　　6.6.1异常处理概念212
　　6.6.2硬件如何工作213
　　6.6.3ISR性能数据217
　　6.6.4调试ISR220
　　第7章NiosⅡ常用外设编程221
　　7.1并行输入/输出内核221
　　7.1.1PIO寄存器描述221
　　7.1.2软件编程223
　　7.2定时器225
　　7.2.1定时器寄存器描述226
　　7.2.2软件编程227
　　7.3异步串口UART229
　　7.3.1UART内核功能描述229
　　7.3.2在SOPCBuilder中实例化UART231
　　7.3.3UART寄存器描述234
　　7.3.4中断行为237
　　7.3.5软件编程238
　　7.4Optrex16207LCD控制器内核240
　　7.4.1功能描述241
　　7.4.2软件编程241
　　7.5通用Flash接口控制器内核242
　　7.5.1功能描述242
　　7.5.2在SOPCBuilder中实例化CFI控制器内核243
　　7.5.3软件编程244
　　7.6DMA控制器内核244
　　7.6.1功能描述245
　　7.6.2在SOPCBuilder中实例化DMA内核247
　　7.6.3软件编程248
　　第8章NiosⅡ系统高级开发250
　　8.1用户定制指令250
　　8.1.1定制指令综述251
　　8.1.2定制指令体系结构的类型252
　　8.1.3软件接口258
　　8.1.4实现NiosⅡ定制指令260
　　8.2用户定制外设266
　　8.2.1元件开发流程267
　　8.2.2硬件设计268
　　8.2.3软件设计269
　　8.2.4验证元件270
　　8.2.5设计实例：脉冲宽度调制器从外设270
　　8.2.6共享元件283
　　8.3C2H编译器的使用284
　　8.3.1C2H概念285
　　8.3.2适合硬件加速的C代码288
　　8.3.3C2H编译器设计流程290
　　附录A电子钟C语言的源程序和头文件300
　　附录BGXSOC/SOPC专业级创新开发实验平台硬件介绍317
　　附录CSOPC实验327
　　参考文献366

　　本书系统地介绍了基于FPGA的SOPC的软硬件开发技术，以一个简单的设计实例为主线介绍软硬件的开发流程、开发工具的使用及开发的思想，使读者对SOPC技术有一个基本的了解。将Nios II体系结构、Avalon总线规范、Nios II处理器常用外部设备的更多底层细节提供给读者，使读者获得进行高级开发的能力，如第8章介绍的定制指令、定制外设开发和C2H编译器的使用。另外还介绍了使用MATLAB和DSP Builder进行基于FPGA的DSP开发技术，并提供了一些典型的实验。
　　本书可作为高等院校电子信息类各专业本科生、研究生的教材，也可以作为相关工程技术人员的参考书。